微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 走线闭环检查问题

走线闭环检查问题

时间:10-02 整理:3721RD 点击:
最近我看了华为的PCB走线规则要求,有些地方不明白:对于走线的闭环检查,在软件内有没有相关的REPORT,难道我还要一条线一条线的检查吗?如果有检查的地方请问在哪里检查

华为内部有一个查loop的外挂skill

请问那个SKILL,现在网络山更年呢个下载吗?

是不是像走重复线这种形式的闭环?16.2里有有一个功能可以设置SAME NET功能。就是同一个网终的走线与自身要保间隙。不知道我说的跟你提的是不是一个意思。

闭环检测的内容就是如下图,您看看是软件内是否有检测的方法


http://www.eda365.com/thread-53796-1-1.html

老大请问这个插件怎么用,有没有什么说明一类的东西?您好人做到底,索性使用方法您也告诉我吧

载入skill

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top