微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教各位 为什么 VIA 和sharp距离是 0

请教各位 为什么 VIA 和sharp距离是 0

时间:10-02 整理:3721RD 点击:
地层普动态铜 ,发现之前打VIA的地方到都出现DRC错误,  显示VIA 和sharp距离是 0,不满足约束规则  ,为什么啊  做过smooth也还是不行


设置setup/drawing options/status/  update to smooth

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top