微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Via设置求助!

Via设置求助!

时间:10-02 整理:3721RD 点击:
在布线打孔的时候找不到Via,检查下,焊盘路径和CM里面默认过孔设置都正常,求指教怎么回事?

你规则里边没设置

你说的是约束管理器吗?这个设置了~求详细~感谢

约束管理器里边defult过孔添加了么?

添加了,所以我很纳闷

方便的话你可以把板子发上来给你看看,要是这样的话按理说应该没问题。pad的路径,约束管理器里边,就这两个方面啊!

这是约束管理器里面的设置,


还有pad的路径


看VIA下拉中有没有你定义的选项了。

是的,Route->connect->之后,option的Via下拉中没有我定义的过孔,

如果可以的话,给你项目给我,我帮你看看了。

是用的cadence SIP做的,你对这个熟悉吗?还有好多问题搞不懂

不会用,但是约束管理器,是一样的。你发给我吧。
我试了。我能在这里边加via。

你是IC layout的吗?

是的,都是cadence的工具,只不过SIP是做系统级封装的,布局布线应该是一样的,你邮箱?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top