微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence sip~~~求助!

cadence sip~~~求助!

时间:10-02 整理:3721RD 点击:
我在用cadence sip做芯片三维堆叠时,spacer层也做了,但是为什么每次摆放芯片时还是显示重叠DRC?

看看下图你明白不?另外给你推荐一个群



恩,明白,十分感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top