微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 顶层敷地铜问题?

顶层敷地铜问题?

时间:10-02 整理:3721RD 点击:
我在顶层大面积的敷地铜,铜皮我设置的动态的,但是还是不会自动避让,结果全是和元件、走线、过孔等等,发生重叠了。求高手指导我应该如何设置以实现大面积的敷铜?谢谢!

规则没起作用吧。

依旧铺动态铜皮,把bound打开,把铺铜过程中产生的多余的bound删掉,就可以大面积铺铜了。

规则是开启了的,如何打开bound哦,这样是不是要麻烦一点。

把规则关掉再开启,shape fill 先disabled 再smooth

OK Thank you!

update to smooth

还有覆铜是需要指定属于哪一个信号的,比如GND,,,VCC   

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top