微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导入网表后出现的错误,帮忙看下

导入网表后出现的错误,帮忙看下

时间:10-02 整理:3721RD 点击:
之前都是好好的,我不知道动了什么,再倒入就出现“unable to find net name”的错误
相同的网表倒到别的pcb图就没问题
所以应该不是网表的问题
求解!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top