微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助via内层问题

求助via内层问题

时间：10-02 整理：3721RD 点击：

各位好，帮忙看一下为什么第四层的大小不是16，但是建via库的时候，我只是建了internal。为什么pcb里显示这样子呢?

上一篇：请教一个很棘手的问题，关于电源层分割对电源输出的影响
下一篇：16.5安装不成功，求助

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top