微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence 16.3 画线的时候 显示问题

cadence 16.3 画线的时候 显示问题

时间:10-02 整理:3721RD 点击:
cadence 16.3 画线的时候 与该网络对应的焊盘虚体显示了,如果之前该网络已经连线,那么那些连线也都不显示了,感觉应该是哪里简单设置问题,可没找到。感觉很不爽
期待 高手来帮忙

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top