微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线间距!

差分线间距!

时间:10-02 整理:3721RD 点击:




前辈们:
              本人遇到了一个问题就是差分对出来没有间距,在约束应经设置了,请教怎么拉开间距!谢谢

电气属性附了没

在electrical -->electrical constraintset-->differential pair选项卡内,在diff 属性内的 primary gap 设置线间距即可

第一个图就设置了primary gap 但是没好使。 电器属性在那里设置啊 谢谢各位

还是没有间距!求教

Electronic 的CS 是設了那route 呢? Electronic 的 Route 是否有帶上去 , 沒戴上去當然就無作用.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top