微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:如何能将原理图DE CIS中将FPGA的管脚连接信息导出,给Xilinx的ISE软件?

请教:如何能将原理图DE CIS中将FPGA的管脚连接信息导出,给Xilinx的ISE软件?

时间:10-02 整理:3721RD 点击:
如题,也不知道发到哪个版面合适,
哪位同学知道,帮忙回复一下。多谢!

我知道联系我 Q 170762386

顶!

试试这个

恩,试了一下很成功,也可以像2楼说的那样,
选中dsn文件,然后tool/expor fpga.
其实二位说的方法都对。
再次感谢 yuzengshu,感谢 刚好五个字。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top