微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence create netlist 出现以下问题请各位高手指点一二

cadence create netlist 出现以下问题请各位高手指点一二

时间:10-02 整理:3721RD 点击:
导网表时出现XXXX will be saved  prior to netlisting.
点确定后outputs中没有输出相关文件
请高手指一下  我是在win7下用的是16.3版本

你把生成网表output的选项勾上

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top