微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 實在不知道問題出在哪,求助!

實在不知道問題出在哪,求助!

时间:10-02 整理:3721RD 点击:
[ 本帖最后由 小驢瓜瓜 于 2011-11-15 12:21 编辑 ]
上傳圖片后 很清楚我的問題,,可我上傳不了,只有口述了
1、包地 大家知道的吧,包地的線鋪上銅后沒問題,,可是只要挖點銅,沒銅的地方的地線就會變的沒網絡了,知道的告訴我一下啊,謝謝了!
2、move時,option中的最上面的兩個,ripup  etch和stretch etch都沒勾上    可是就是有些連在pin上的線或者過孔 跟著移動(不是整板子都這樣的)請知道的人幫下我,謝謝!我找了一個上午也不知道問題在哪。setup下的user preference下,和好好的板子對照過,設置都一樣。挺鬱悶的。

問題補充:第一點,沒網絡的線段會出現DRC   當再次鋪上銅時,該線段又有網絡恢復成地線了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top