微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么back annotate之后再创建网表后倒入出现错误

为什么back annotate之后再创建网表后倒入出现错误

时间:10-02 整理:3721RD 点击:
如题,我swap pin 后back annotate 没有问题,原理图中的引脚名字都改过来了,但是在创建新网表后倒入,就出现跟没有swap过一样的,都是drc错误,还请高手解答啊

两点需要注意:
1.swap之后一定要保存.brd文件再export logic(既然原理图都改过来了,说明这一布没啥问题)
2.back annotate之后要重新及时的生成netlist,然后import到.brd中,时刻保证桥路的畅通和一致性。
估计问题出在第二步中,没有及时生成netlist。

谢谢楼上,问题解决了,我把新网表重新放到了一个新文件夹里面就OK了

上一篇:soldermask比pad大多少
下一篇:粘片问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top