微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 同一网络相连DRC报错

同一网络相连DRC报错

时间:10-02 整理:3721RD 点击:

我用的是allegro15.5.1.
有一个网络名称是GND_EARTH,我用CLINE相连时,报DRC错误,如图1所示。
DRC设置中我已经关闭了同一网络报错,其他的网络用线相连却不会报错,例如正下方的GND网络。
我查看了一下DRC错误,如图2所示,都是些最基本的Line to line之类的错误。
不知如何解决,请指教,谢谢。


求解决,谢谢。

建议不要用这种连不到盘上的粗线,画铜皮试试,再做DRC.

改用铜皮就会出现Line to shape的DRC错误,如下图
其他的网络无论用粗线或者铜皮都没有问题,以前的板子也用过这种方法,都不会报DRC,可能是DRC约束规格中被我更改了某个选项。

问题出在我把GND_EARTH网络中的same_net属性设为TRUE了,这样即使在DRC设置中关闭同一网络报错,但GND_EARTH还是会报错。将same_net属性删除后,重新slide,DRC错误消失。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top