cadence allegro 进行rename时出现问题，请高手解决
时间：10-02
整理：3721RD
点击：
我的版本allegro PCB design GXL 16.3 p006（v16-3-85F）
画完PCB在logic菜单下进行auto rename refdes后所有的元器件以REF为前缀，不知道怎么回事，请高手指导，附图如下：
问题：
设置：
rename设置：
P.S.我上一块板子重命名没有这问题。
画完PCB在logic菜单下进行auto rename refdes后所有的元器件以REF为前缀，不知道怎么回事，请高手指导，附图如下：
问题：
设置：
rename设置：
P.S.我上一块板子重命名没有这问题。
哈哈 是选项没勾 我疏忽了！
怎样设置rename ，帮忙说的详细点~谢谢