微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allgro中封装设计时元件丝印层线宽大概多少合适?

Allgro中封装设计时元件丝印层线宽大概多少合适?

时间:10-02 整理:3721RD 点击:
如题,谢谢了

最细应该是0.1mm,只要厂商能做的出来都行

一般设置的话,多少算合适?

这个随便,只要能做的出来即可!不同的地方要求不一样,自己灵活点嘛!我的话会选择细点,比如6mil-10mil

多谢小编

学习了

那小编小一点的封装怎么做啊?比如说0402的电阻 6mil-10mil是不是太宽了

5mil

意思下得了,又不是非要画出来,不画也没什么关系吧?

0.15

学习了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top