微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 设置好区域约束后任然提示DRC错误,请教原因

设置好区域约束后任然提示DRC错误,请教原因

时间:10-02 整理:3721RD 点击:
我对一块BGA芯片已经设置了区域约束,步骤应该是正确的,约束条件如下
file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/425987769/QQ/WinTemp/RichOle/1RTLUHQ}AZUB9TO0RB%0JZJ.jpg
可以任然提示错误,
[img]file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/425987769/QQ/WinTemp/RichOle/1`7U_GH2GHGNX[CGQDFG4YA.jpg[/img]
貌似没约束成功,请教高手原因何在,小弟困惑好久了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top