微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 生成网表产生错误

allegro 生成网表产生错误

时间:10-02 整理:3721RD 点击:
Allegro 15.7生成PCB Editor网表产生错误,提示错误,请高手帮忙看看是什么原因,多谢。
Error: Netlister failed.
please refer to session log or netlist.log for details.
session log错误信息如下:
#1 Error   [ALG0065] Illegal character in \8port_giga_switch(noterminal)\.
#2 Error   [ALG0065] Illegal character in \8port_giga_switch(noterminal)\.
#3 Error   [ALG0065] Illegal character in \rtl8370m(67m)+rtl8370\.
#4 Aborting Netlisting... Please correct the above errors and retry.

另请叫在PCB layout中,导入网表时怎么先设定零件库,比如从其它已有的board file中先导零件库来, 要怎么设定才能将导出来的零件库在新的空白的board file中导入,才能正确导入网表。

命名中有括号是非法字符。
只要将零件封装路径添加到pampath中就可以使用。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top