微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro导网表问题,知道的请回答,谢谢

allegro导网表问题,知道的请回答,谢谢

时间:10-02 整理:3721RD 点击:
我在原理图里更新了封装,重导网表时能否让更改了封装的元件在原来的位置不变?

可以,前提是你的两次封装的坐标都不变.

导网表的时候右边有个选项,是否放置更改后的器件,有个always never和if same,选择if same比较好,勾选always的话有时会把你的器件换位置,比如电容变电阻了,软件会乱放器件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top