微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence16.3 设置求解

cadence16.3 设置求解

时间:10-02 整理:3721RD 点击:
[img=212,185]file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/819535006/QQ/WinTemp/RichOle/(8FJ~[0S0{MG9YGQH%NBE41.jpg[/img] 在拉线的时候,为什么线会出现拐角处出现断层,该怎么设置?
[img=180,157]file:///C:/Documents%20and%20Settings/Administrator/Application%20Data/Tencent/Users/819535006/QQ/WinTemp/RichOle/IVUM[NV$E{MBV4M$ELO]6AX.jpg[/img] 图示的hole plated的颜色怎么去掉?去哪里设置?
由于之前一直用15.5,现在要用16.3,请朋友们给几点设置方面的建议吧,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top