微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:allegro15.7中某一个信号层动态铜不会自动避让

求助:allegro15.7中某一个信号层动态铜不会自动避让

时间:10-02 整理:3721RD 点击:
求助:allegro15.7中某一个信号层动态铜不会自动避让,如下图所示,我smooth了,刷新了,重铺了,重新设置了,还是不行,有的时候只能避开几根线,但是还是会报drc的。这是什么原因啊?


问题已解决,原来是层的属性设置问题,此层的属性被设置成了negative artwork.
以后遇到此问题的时候不烦看看层的属性,因为用惯了正片,负片很少用所以容易忽略。


呵呵,原来论坛里面已经有正解了,我没有在论坛里面搜搜的。看来以后还是要先搜搜在提问。

真的吗?负面里面是不会自动避让的么,求确定

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top