微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 版图DRC错误

版图DRC错误

时间:10-02 整理:3721RD 点击:
我的版图画完之后, DRC检查, 发现如下错误
Package to Package Spacing (101.4476 117.8814) 0 MM 0.508 MM NONE DESIGN Filled Rectangle "Package Geometry/Place_Bound_Top" Filled Rectangle "Package Geometry/Place_Bound_Top"
Package to Package Spacing (115.2195 87.3100) 0 MM 0.508 MM NONE DESIGN Filled Rectangle "Package Geometry/Place_Bound_Bottom" Filled Rectangle "Package Geometry/Place_Bound_Bottom"
全部都是这一类型的错误, 请问
1) 这种错误怎么解释?
2)    这种错误是否影响钻孔文件 光绘文件的生成?
3) 如果影响上面的文件生成,该怎样修复这些错误呢? 那这些错误必须修复吗?

1、这是器件plaacebond有重叠,也就是通常所说的器件占地面积有交错,一般这样的错误可以忽略,特殊情况除外!
2、不要影响gerber文件,可能会影响到smt,如器件放不下,空间不够,手工焊接可能无法下洛铁。
3、建议布局是打开placebond 这样可以清晰的看到器件的大小,同时容易把器件对整齐、美观!

关掉相关错误

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top