微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.3相同属性的via间距在哪里设置

allegro16.3相同属性的via间距在哪里设置

时间:10-02 整理:3721RD 点击:
为什么16.3里相同属性的via叠在一起怎么不会报错,在constrains里面已经设置为5mil,但是间隔为3mil也不报错

这里打开了没有

这个我知道的,后来发现是cadence要装补丁,不过还是谢谢

装什么补丁  小编分享一下

请cadence15.5的版本在哪里找到这一设置?

这个设置是16.3以后才有的

这个在16.3里的什么地方?谢谢!

在setup里constraints --modes 里有个same net spacing modes打勾,但是只打勾这个是不行的,还要在constraints --same net spacing里面的options  default 里面选ture,这才是完整的

我想请教一下小编,Cadence16.3在哪里加规则?
还有如何添加不同大小via,我记得15.5是设置规则栏里“set value”可以选择via的类型大小,cadence16.3该怎么添加呢?

在setup里constraints里physical   constraint set下面点all layers  找到via那一列,你点开之后会看到一个对话框,你找到你需要的via双击到右侧的框内,然后点OK,你想加几种via都行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top