微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 那位大虾知道 net schedule topology DRC错误是什么原因啊

那位大虾知道 net schedule topology DRC错误是什么原因啊

时间：10-02 整理：3721RD 点击：

如题好像电气连接没有错误啊拓扑应该没问题啊（点对点）并且每一组总线就错一两个都是同一个拓扑要错都错啊

总之

上一篇：高位高手allegro中如何导出坐标文件？
下一篇：求问出Gerber CheckDatabase错误？

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top