微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > shape覆铜的时候怎么设置避让距离?

shape覆铜的时候怎么设置避让距离?

时间:10-02 整理:3721RD 点击:
如题,就是铜箔和pin、过孔等等之间的安全距离。
我发现默认情况就是我在约束管理器设置的space参数(5mil),如果我想改大点呢,但是又不想更改约束管理器的约束,因为那个约束是用于布线的。
我记得在protel里是布线后修改约束(改大)再覆铜,覆铜完再改回去,觉得这样比较麻烦。

在约束管理器下修改shape 到其他的间距就可以了啊!不用如此麻烦的啊

太多方法……
唉……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top