微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:无法生成网表

求助:无法生成网表

时间:10-02 整理:3721RD 点击:
原来用的都能生成,这次的原理图点击生成网表后,既不报错,也没有反应,等了10分钟还是没有结果。netrev.lst是空的,有没有高手遇到这个问题?谢谢!

回复 xiaoyu 的帖子
建议将SCH 一页一页的删掉,直到能出网表,然后找出是哪里的问题

重新进行规则检查,没有问题时,可关掉文件,重新打开再导入一般都可以,也可以反复导入几次.

谢谢各位。问题已经解决。是一个原理图的库有问题,修改后就好了。可是还是不明白,为什么不报错呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top