微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 板子上面有个P/S的DRD,请问大家为什么有这个DRC啊!

板子上面有个P/S的DRD,请问大家为什么有这个DRC啊!

时间:10-02 整理:3721RD 点击:
如下图所示,
这是个负片层,
但是为什么会出现这个DRC呢?


cut你的shape离左边的via远一点试试


如上图所示(左边绿色的部分是anti etch),
我把右边的铜皮改为动态的,铜皮就会自动避让一点点,同时DRC也会消失。
铜皮为什么会避让呢?
valor的结果说这里短路了,为什么呢?

静态铜皮不会自动避让,会出现以上DRC错误。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top