微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 出光会时顶层死活出不来怎么回事?

出光会时顶层死活出不来怎么回事?

时间:10-02 整理:3721RD 点击:
在这之前我删除过顶层的覆铜后重覆,这样再出光会时就没顶层,望高手给指教一下.

你出光绘时有没有选中顶层的呢?
把选项贴出来看看吧

肯定先了,我是一次性点了那个全选的

有没有看顶层里面的选项呢?

把出光绘的log文件贴出来才行,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top