微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成网表时出现的问题,求解?

生成网表时出现的问题,求解?

时间:10-02 整理:3721RD 点击:



#1 Error [ALG0032] Pin Number "0" found on Pin "+" of Package VDC, V1: FULLADD, FULLADD (7.60,1.00). Pin number should be greater than "0"      我用的orcad10.5的。出现错误的是右下角那部分电路

Pin Number "0" found on Pin "+" of Package VDC。把V1的Pin“+”的Pin Number改成大于0的整数。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top