微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助~16.5出图失败

求助~16.5出图失败

时间：10-02 整理：3721RD 点击：

因LAYER2是用负片,原以为是BUG ,补丁也打了但还是一样,请高手帮忙

还没用过，有用过的过来帮忙啊

上一篇：差分对的规则设置
下一篇：等长处理的时候怎么考虑上下拉电阻

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top