微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线的问题

差分线的问题

时间:10-02 整理:3721RD 点击:
为什么有的差分线都设置好了,但是拉的时候会卡着怎么也拉不动? 是器件摆放的问题吗? 还有拉差分线时,左下角的有数字和颜色调,都代表什么意思?

卡着拉不动的原因有很多,一般有这2种情况:1.规则设置与布线方式的冲突;2.有东西挡住布线通道你没发觉;
红色是相位失调的报错显示,这个报错显示你的相位差为17mil。

2楼说的对。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top