微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求教Alllegro ENTRY CIS输出Allegro pcb 网表的时候,。

求教Alllegro ENTRY CIS输出Allegro pcb 网表的时候,。

时间:10-02 整理:3721RD 点击:
求教Alllegro ENTRY CIS输出Allegro pcb 网表的时候,为什么老是不成功,原

理图又没错。求救?

在你的网表输出路径下有个 *.log文件,你可以打开看看,里面有不能转的原因.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top