微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 靜態 Shape Void 的問題

靜態 Shape Void 的問題

时间:10-02 整理:3721RD 点击:
Dear 各位大大 ~~ 在靜態銅箔挖Void的時候,我在Shape Parameters… / Clearances / Pin 設了Default,但在用Void all時,他避開的設定去抓了Thermal / Anitpads的大小,第一次發生這個問題,不知,我是不是不小心設定到那個選項?

他有出現下列的訊息 :

hape net:    ESD_GND
Parameter minimum area: 0.000001 (sq in)

Shape origin: (1950.62 5300.00)
Shape area:    0.938494 (sq in)

  THE FOLLOWING PADSTACKS ARE BEING VOIDED USING THERMAL/ANTIPADS
  BUT THIS IS LESS THEN THE REGULAR PAD PLUS DRC SPACING: (voids added anyway)
    C73D43       on net N32769935
    C73D43       on net N32769964
    C73D43       on net
    C73D43       on net CVBS
    C73D43       on net PR
    C73D43       on net Y
    C73D43       on net PB
    C73D43       on net AUD_L
    C73D43       on net AUD_R



Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top