微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 原理图生成网络表的问题

原理图生成网络表的问题

时间:10-02 整理:3721RD 点击:
在使用SPB16.3画好原理图后,封装也保持跟allegro一致,可在生成网络表的时候就出现上面图片的错误,仔细检查原理图也没发现问题,是不是只要原理图封装跟PCB保持一致就可以了,如果不行还需要增加那些,请教高手告诉一下,谢谢!

唉,图片都不能上传,郁闷!

我也不知道怎么上传图片

不是不知道怎么上传,而是上传被限制,你进入高级模式可以上传图片的,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top