微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > C=1/F?

C=1/F?

时间:10-02 整理:3721RD 点击:
为什么去耦电容的大概取值范围要按照C=1/F确定?这个式子如何得来的,望高手给予指点,小弟先谢了!

了解一下!

补充一下,这个式子计算出的电容值的意思是否是去除该频率周围的其他频率的干扰信号?比如我们一般说100MHz的时钟信号我们会选10nF左右的去耦电容,那也就是说对100MHz有最大的回路阻抗?有人说电容等效为RLC串联,当达到串联谐振时有最小的回路阻抗ESR,也就是说去该谐振频率处的信号滤除效果最佳。
写的比较多,麻烦了!

自己顶一下!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top