微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:差分线规则设置

请教:差分线规则设置

时间:10-02 整理:3721RD 点击:
在ECSet里面设置了差分线的线宽间距,差分线的间距小于Spacing里面DEFAULT的间距,在BRD文件中差分线有间距错误;如果差分线中间距设置的大于DEFAULT就不会报间距错误;或者在Spacing中再将这对差分线的间距改小才不会报错。
有没有什么方法能解决,使得在ECSet里面设置差分线间距小于Spcing中DEFAULT值也不会报错?

回复 zwzlove 的帖子
优先级没设吧

请问怎么设置优先级?谢谢~!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top