微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 探讨关于VIA通流能力

探讨关于VIA通流能力

时间:10-02 整理:3721RD 点击:
探讨关于VIA通流能力的问题,有没有一个标准,还有就是工厂対孔壁的镀铜厚度是多少

通孔孔壁镀铜厚度20~25um,IPC6012B标准规定。

10MIL的孔 1安培左右。但是。发热是需要被考虑的。

回复 ORZ 的帖子
那VIA的通流能力怎么计算呢
之前有软件可以计算,可是其中的裕量都蛮大的

回复 ayalcy 的帖子
额~不瞒您说 我也是以前靠软件算的。但是不同的软件确实差距有些大。
不过基本上只需要记得一个典型值就好。然后其他的都按照这个往上放一些。
我以前看过一个国内的资料,是铜皮电流通过能力。相对国外的资料而言。同等宽度,国内资料的电流量大了一倍。
所以咯。标准这个东西么。有的时候越看越纠结。

10MIL VIA  通流 是 1安培。

10mil孔通1A太保守了,按2A都有裕量

当然,有些小厂孔壁电镀厚不满足ipc标准,就难说了

额,我一般都算小不算大的,然后多补点

路过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top