微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.3版本原理图无法生成网表啊!

16.3版本原理图无法生成网表啊!

时间:10-02 整理:3721RD 点击:

16.3版本原理图无法生成网表啊!好几个原理图在16.3版本都不能生成网表,不知道是什么原因.图片是报错对话框.
命令行是这样的提示:
Menu "Tools::Create Netlist" | DialogBox  "OK" "C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/CAPTURELOG/Mon_May_30_22_20_27_2011/Dynamic dialog_25.xml" | MessageBox "OK" "Design H:/SMIT/1801/TEST.DSN w"


log 中的detail贴上来看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top