微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何check via on grid的DRC,把没有在规定格点上的via report出来

如何check via on grid的DRC,把没有在规定格点上的via report出来

时间:10-02 整理:3721RD 点击:
如何check via on grid的DRC,把没有在规定格点上的via report出来

VIA还要打在规定格点上,真是无奇不有啊..长见识了..是怎么样的板子需要这样做

我们现在就是这样要求的,过孔必须打在50mil的格点上,刚开始是不习惯,但等到走线的时候就会体会到过孔在一条线上的好处了,走线真的是畅通无阻。

应该没有检查这个的吧

平时打VIA打整齐规范些就好了,还强制规定,你们的板很小很宽吗..无理要求啊,严重制约了设计发挥

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top