微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.3

16.3

时间:10-02 整理:3721RD 点击:

以前用16.2用的好好的。最近下了16.3,也破解成功,可是在导netlist时出现了如图错误

  给位大侠帮忙

百度了一下。原来是以管理员身份运行cis,才能正常导,学习了,

哦 哦··

你们也用CIS库的吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top