微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 急问动态覆铜问题

急问动态覆铜问题

时间:10-02 整理:3721RD 点击:
用动态覆铜时,会有铜皮的虚框,删孤铜时,也是这样,咋回事

正常的! 删除就是了!
一般建议走线区不要铺铜!就不存在你这个问题了!

虚框那是动态铜在Boundary那一层的外框   你可以关闭所有层面  再开一遍就好了

如果是孤岛直接删了,不是的话你修一下就恢复正常了..这没什么,经常出现这问题

各位好心人,我刚刚试了一下成功了,好高兴呀!

look

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top