微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 线宽,间距

线宽,间距

时间:10-02 整理:3721RD 点击:
对与画好的板子。如何设置规格检查他们的线宽和间距呢?

如果constraint设定OK了的话,只要update DRC就行了,如果线宽线距有问题,会有DRC

如果constraint设定OK了的话,只要update DRC就行了,如果线宽线距有问题,会有DRC

回复 daidai007 的帖子
多谢。学习了

那如果空间不够的情况下,去UPdate DRC  会报错的,怎么去修哦?

这种情况下就要和EE以及SI部门协商,看是否可以放宽要求(1.忽略一部分DRC 2.放宽线宽线距 )

如果constraint设定OK了的话,只要update DRC就行了,如果线宽线距有问题,会有DRC
比如BGA这些地方没有达到线宽线距一般是允许的,画上小space区,DRC就没了

顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top