微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求教 Allegro 15.5 网表与PCB 同步Hilight问题

求教 Allegro 15.5 网表与PCB 同步Hilight问题

时间：10-02 整理：3721RD 点击：

请问，用Allegro 15.5 Capture Cis 电路图 Creat netlist 的时候，怎么设置，产生的文件netin到Allegro里面，可以保证同步hilight?

上一篇：出光绘是显示的层数不对是怎么回事
下一篇：做pth孔的时候，一定要每个孔都要做一个flash加入thermal吗？

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top