微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 高速走线总长超长问题

高速走线总长超长问题

时间:10-02 整理:3721RD 点击:
如果一些高速走线超过design guide要求的长度的话,有什么策略保证信号质量?前提是在布局上已经无法调整的情况下

尽量保证信号回路较短,而且信号间距尽量大,减小干扰;

仅仅说是高速信号,,一点也不明确……
何谓高速,,何谓低速

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top