微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在进行约束的时候这些项分别代表啥意思?

在进行约束的时候这些项分别代表啥意思?

时间:10-02 整理:3721RD 点击:
在Electrical Constrain里的差分对约束设置中:
1、Satic Phase Tolerance
2、Min Line Spacing (最小线间距?)
3、Primary Gap
4、PrimaryWidth
5、Neck Gap
6、Nech Width
分别代表什么意思?

1、Satic Phase Tolerance 相位容差 一般设计5MIL 高速电路会更小;
2、Min Line Spacing  最小线间距,一般是走线到BGA 遇到区域规则时会减小线宽与间距;
3、Primary Gap 差分的正常间距;
4、PrimaryWidth 差分的正常线宽;
5、Neck Gap 差分对的最小间距,瘀斑情况和BGA区域的最小线间距一样;
6、Neck Width 最小线宽,与工艺生产能力相关!

多谢,一目了然!

学习了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top