微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助差分对约束

求助差分对约束

时间:10-02 整理:3721RD 点击:
小弟目前在做一个SATA的板子,要求差分对内距7mil,外距20mil,如何设置约束啊 高手请赐教。最好16.2版本以上的方法。论坛上有关于这方面的我看了下照着做结果不行,如下图两对线间距都接近5mil了也没DRC报错。


回复 myazx 的帖子
对外20,试试netclass-class!
对内7,试试重新定义一个约束,然后赋给差分线!
祝你好运!
希望你能反馈下你的结果!
大家共同进步!

搞了一下午加晚上弄出来了总结下:在设置差分对外距时要首先在物理约束层设置min line spacing(即差分对最小内距),不设置的话软件会自动把后面在spacing层设置的line to line 作为这个值来执行,从而造成内外距不能分开设置。   这是看了help文件总结出来的。害我还以为软件没破解好  从装了2边软件

恩,谢谢反馈啊

spacing里CF的line to   line设置成20不就搞定了。

温故知新

我和小编有同样的困惑,依四楼的方法,我试了还是不行。坐等高人,来个全面的讲解啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top