微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于原理图网表导入的问题

关于原理图网表导入的问题

时间:10-02 整理:3721RD 点击:
导入网表之后,在原理图中我又重新更新了几个元件的封装属性,所以重新生成了网表,可是此前我已经导入了一个修改之前的网表, 我想把这个之前的网表从pcb editor 里面删掉, 重新导入新生成的这个网表, 该如何操作呢?

重新导入会自动覆盖的……

在原理图里面,有一个40引脚的芯片插座, 其中有些引脚是NC,为了节省面积,只是把需要用到的信号引脚连接了出来(22引脚的插座),这样在生成网表的时候,会报错, pin missing. 这种情况通常应该怎么样处理?

重新做封装,必须和原理图的一一对应

新转法的话,原理图的管脚数目要和PCB封装的管脚数目一致

不能偷懒啊,还是一一对应吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top