微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 网络表问题

网络表问题

时间:10-02 整理:3721RD 点击:
我在导网络表的时候发现有错误,就是有几个元件死活导不进去,都是同一个封装,单独看它封装检查没有问题。提示我进行dev_check,后来我就回到原理图中,我进行了check,命令行中显示错误为:Internal Device Error.Textextent returned unrealistic values.不知道如何解决,请高手赐教。

是不是元器件序号重复了?

你看看你的原理图里面是不是有哪个器件上面有多个GND 但是你在做原理图库的时候又没有把这些GND的引脚类型选成 电源

封装名称是不是用了allegro认为非法的字符?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top