微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教!关于DDR2信号线等长问题

请教!关于DDR2信号线等长问题

时间:10-02 整理:3721RD 点击:


我现在使用了8片DDR2芯片,是T型拓扑。在设置等长是,是不是每个T型点都要等长设置吗?比如T1到T2, T1到T3. T2 TO T4 , T2 TO T5 , T3 TO T6 , T3 TO T7 ,然后就是 T4、 T5、 T6、 T7 到每个芯片管脚的等长。每个节点都要设置等长吗?谢谢了!


回复 xuzhiping 的帖子
没玩过DDR2!

求教了 上面问题。谢谢了!

没有人知道吗?

请教了!

希望可以帮到你

等长设置


布局图


走线图


楼上的很强大啊!佩服啊!

好!十分感谢!

眼睛都看花了~~~~~~

能详细讲一下是怎么做的吗?谢谢了

是T型拓扑。在设置等长是,是不是每个T型点都要等长设置吗?比如
T1 toT2,
T1 to T3.  scope:local
T2 TO T4 ,
T2 TO T5 ,  scope:local
T3 TO T6 ,
T3 TO T7 , scope:local
然后就是 T4、 T5、 T6、 T7 到每个芯片管脚的等长 scope: gobal。每个节点都要设置等长吗?


继续,拜读

学习了,高人啊

若是时钟clk应该要,不一定每个T点间都要等长,但CPU到每片DDR,肯定是要等长匹配的

可以设置点到点就行,不用T点

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top