微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么等长设置中 规则中不显示 relative delay

为什么等长设置中 规则中不显示 relative delay

时间:10-02 整理:3721RD 点击:
最近小弟遇到一个问题,就是我在设置DDR 地址线相对等长的时候,在约束管理器中,relative delay没有显示,只是以黄色区域显示。截个图看看:


在画完地址线的时候,应该显示一些相对延时的值的大小的啊

又截个图大家看看啊


应该看得很清楚了,黄色的部分是我已经布号的地址线,但是没有显示其值,所以很难看到

看看


关掉约束管理器,进行下database check 试试!应该是这样的!


谢谢楼上的好心

学习了,,,

学习了,原理如此

学习了,谢谢!

應該不是DB check 的問題.
應該是 CM 裡面的 Analysis Mode 裡面的總開關是否有打開?
如果是設定為OFF , 系統當然不檢查.

谢谢了。

也有可能是你用的是230或620之类的 让你显示的是黄色的

我也是这个问题,同问

学习了,谢谢……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top